

## H15/B05 次世代VLSIコンピューティングとシステム インテグレーション技術(共同プロジェクト研究の 理念と概要, 共同プロジェクト研究)

雑誌名	東北大学電気通信研究所研究活動報告
巻	10
ページ	190-191
発行年	2004-08
URL	<a href="http://hdl.handle.net/10097/30479">http://hdl.handle.net/10097/30479</a>

課題番号 H15/B05

## 次世代VLSIコンピューティングと システムインテグレーション技術

### [1] 組織

代表者：羽生 貴弘

(東北大学電気通信研究所)

責任者：羽生 貴弘

(東北大学電気通信研究所)

分担者：

Wai-Tung Ng (カナダ・トロント大学)

亀山 充隆 (東北大学大学院情報科学研究科)

米田 友洋 (国立情報学研究所)

川又 政征 (東北大学大学院工学研究科)

田所 嘉昭 (豊橋科学技術大学)

青木 孝文 (東北大学大学院情報科学研究科)

中島 雅美 (ルネサステクノロジ株)

研究費：校費 50,000円, 旅費 189,820円

### [2] 研究経過

ユビキタスネットワーク社会に適合する情報通信機器においては、高度な知的情報処理を高速に実行でき、かつ低消費電力性を有するコンパクトな携帯型ハードウェア端末にて実現する必要がある。すなわち、現有のチップ性能をはるかに超える高性能なVLSIを開発しなければならない。従来までの微細加工技術だけでチップ性能を向上させることは極めて困難である。実際、デシミクロン以細の超高集積VLSIチップにおいては、トランジスタのスイッチング遅延より、配線の複雑さに起因するモジュール間データ転送ボトルネックが性能を決定できる主因となってきた。このような配線問題を本質的に解決するためには、ソフトウェア・アルゴリズムレベル、システム・アーキテクチャレベル、回路・デバイスレベル、材料・プロセスレベルというVLSI実現上の各設計階層を統合したシステムインテグレーション技術に関する研究を積極的に実施することが極めて重要である。

本プロジェクトは本年度が初年度であったため、次世代VLSIコンピューティングへ向けたシステムインテグレーション技術として、以下のような研究活動を行った：

- ・平成15年11月10日 Prof. Michael Miller (カナダ・ビクトリア大学教授, 工学部長)

特別講演「The Synthesis of Reversible Logic Circuits」

- ・平成15年11月20日 研究会を開催：  
「運動視により空間認識を行う神経網の数理モデル」川上進 (東北大)  
「多層2次元セル構造による1チップ1ペタスパコンの可能性」松岡浩 (東北大)  
「不揮発性ロジックインメモリVLSIの展望」木村啓明 (東北大)  
「高速低電力多値電流モード回路の展望」望月明 (東北大)
- ・平成15年12月9日 Prof. Wai-Tung Ng (カナダ・トロント大学助教授)

特別講演「Advanced Power Management in Today's Power-Hungry Mobile」

- ・平成16年3月5～6日 中島雅美氏 (ルネサステクノロジ) と「次世代VLSIコンピューティングとシステムインテグレーション技術」に関する研究打合せ
- ・平成16年3月19～20日 米田友洋氏 (国立情報学研究所情報基盤研究系・教授) と「次世代VLSIコンピューティングとシステムインテグレーション技術」に関する研究打合せ

### [3] 成果

#### (3-1) 研究成果

次世代VLSIコンピューティングへ向けたシステムインテグレーション技術に関連する本年度の具体的研究成果として、主として以下に述べる2点について述べる：

#### ①TMR素子を用いたロジックインメモリ回路技術の考案：

チップ内高速データ転送を実現するための重要なシステムインテグレーション技術として、記憶機能と演算機能をデバイスレベルでコンパクトに一体化する「ロジックインメモリ構造」が有用である。本研究代表者らの研究グループでは、不揮発性メモリデバイスを活用することで、このロジックインメモリ構造VLSIを効果的に実現できることを世界に先駆けて示してきた。この不揮発性ロジックインメモリ回路技術に関する本年度の研究成果として、トンネル磁気抵抗効果 (TMR)

デバイスを活用する回路構成法を考案した。TMR デバイスは、強誘電体デバイスと同様に不揮発性記憶機能を有するデバイスとして知られており、MRAMセルに用いられている。このTMR デバイスを活用し、記憶機能と演算機能をコンパクトに一体化してメモリ・演算器間データ転送ボトルネックを解消する「不揮発性ロジックインメモリ回路」の構成を考案した。TMR デバイスが記憶状態に応じて抵抗値が変化する可変抵抗素子と見なせることに着目し、MOS トランジスタとTMR 素子を混載した抵抗網回路ネットワークにより、任意の論理スイッチング機能が実現できる。この技術を活用した演算回路の構成例として、記憶機能付き全加算器を $0.18\mu\text{m}$  CMOS 技術で構成した場合、同一の動的消費電力下で同等機能のCMOS 実現と比較して、回路の遅延時間を約50%に、回路規模を60%にそれぞれ削減できることを示した。さらに、多段の回路網で回路実現する効果により、静的消費電力を2桁程度削減できることも明らかにした。

#### ②多値2線符号化に基づく非同期式デュプレックス通信技術とその回路技術の考案：

チップ内配線量増大に起因する問題の1つとしてクロックスキュー問題がある。これを解決するシステムインテグレーション技術として、非同期式制御に基づくチップ内高速データ転送技術が重要である。この非同期式制御に関する研究成果として、本年度は双方向からのデータを同時に転送できる「デュプレックス通信」回路を、多値符号化法と電流モード多値回路技術に基づいて高速化かつ低消費電力化する技術を考案した。提案の非同期デュプレックス通信のための多値符号化例では、単方向データ転送の場合と比較して、信号のダイナミックレンジを高々1だけ増加させるだけでデュプレックス通信が可能となる。この提案回路を、 $0.18\mu\text{m}$  CMOS 技術に基づいてテストチップを試作し、所望の非同期データ転送が実行されていることを実証した。また、本提案手法により、従来からの単方向非同期データ転送方式をCMOS回路で実現した場合と比較し、同一消費電力下で約2倍の高速化が達成されることを明らかにした。

#### (3-2)波及効果と発展性など

情報通信用の次世代高性能VLSIチップ実現技術に関する研究討論会を開催し、これに関する先端技術の集積を行うことで、電気通信研究所が日本の情報通信関連技術の発信地となり、共同研究プロジェクトの趣旨に合致している。また、

研究討論会にて議論するシステムインテグレーション技術は、次世代システムLSI技術に直結するものであり、我が国半導体産業の活性化に大きく寄与することが大いに期待される。

#### [4] 成果資料

- [1] 木村, 羽生, 亀山, “不揮発性デバイスを用いたロジックインメモリVLSIの構成,” 信学技報, ICD2003-5, pp.23-27, 2003年4月.
- [2] T. Hanyu, A. Mochizuki, and M. Kameyama, “Multiple-Valued Dynamic Source-Coupled Logic,” Proc. ISMVL, 33, 207/212, May 2003.
- [3] T. Hanyu, et al., “Bidirectional Data Transfer Based Asynchronous VLSI System Using Multiple-Valued Current-Mode Logic,” Proc. ISMVL, 33, 99/104, May 2003.
- [4] 木村他, “強誘電体デバイスを用いたロジックインメモリVLSIの構成,” 信学論, J86-C, 8, 886/893, 2003.
- [6] 松永, 木村, 羽生, “相補形強誘電体論理ゲートを用いたパイプラインシステムの構成,” 平15東北支部連大, 2G4, p.246, 2003年8月.
- [8] 望月, 羽生, “差動対ツリー構造に基づく多値論理回路網の系統的設計,” 多値論理研究会, 26, 6, 6-1/6-6, 2003年9月.
- [9] 木村, 伊吹, 羽生, “多値TMRソースカップルドロジックに基づくロジックインメモリ回路の構成”, 多値論理とその応用研究会技報, MVL-04, 1, 92/98, 2004年1月.
- [10] 望月, 佐藤, 羽生, “信号・しきい値多重化に基づく高性能電流モード多値回路の構成”, 多値論理とその応用研究会技報, MVL-04, 1, 99/105, 2004年1月.
- [11] 竹内, 望月, 羽生, “自律分散制御に基づくチップ内高速データ転送方式,” 信学技報, ICD2003-221, 33/37, 2004年2月.
- [12] 望月, 羽生, “基板バイアス制御に基づく低電力多値集積回路の構成,” 信学会総大, SC-11-11, S-71/S-72, 2004年3月.
- [13] 高橋, 羽生, “電流モード制御信号多重化に基づく高速非同期データ転送LSIの試作,” 信学会総大, SC-11-12, S-73/S-74, 2004年3月.
- [14] 木村, 伊吹, 羽生, “TMR素子を用いた低電力ロジックインメモリ回路技術,” 信学会総大, SC-11-13, S-75/S-76, 2004年3月.